本书以Xilinx公司的Vivado FPGA设计套件为开发工具，以Verilog 硬 件描述语言为编程方法，以 Xilinx 公司的 Basys 3 和 Nexys 4 开发板为实验 平台，将数字逻辑电路原理分析与设计方法相结合，从实验环境和设计语 言介绍开始，循序渐进地介绍了数字逻辑电路中常用组合逻辑电路和时序 逻辑电路设计的基本过程和方法。