您的位置:首页 > 图书分类 > 图书详情
#

(社版)(XK)ASIC设计与综合:使用Verilog进行RTL设计(此书不退货)使用Verilog进行RTL设计

当前价:
¥ 58.50
定价:
¥ 78.00
规格
数量
库存 0
  • 装帧:平装
  • 作者:孙健
  • ISBN:9787030788283
  • 出版日期:2024-6-1
  • 书名:(社版)(XK)ASIC设计与综合:使用Verilog进行RTL设计(此书不退货)
  • 出版社:科学出版社
  • 开本:26cm
本书共二十章,内容包括:ASIC设计流程、时序设计、多时钟域设计、低功耗的设计考虑因素、架构和微架构设计、设计约束和SDC命令、综合和优化技巧、可测试性设计、时序分析、物理设计、典型案例等。
用户评价